企业商机
PCI-E测试基本参数
  • 品牌
  • 克劳德
  • 型号
  • PCI-E测试
PCI-E测试企业商机

这个软件以图形化的界面指导用户完 成设置、连接和测试过程,除了可以自动进行示波器测量参数设置以及生成报告外,还提供 了Swing、Common Mode等更多测试项目,提高了测试的效率和覆盖率。自动测试软件使 用的是与SigTest软件完全一样的分析算法,从而可以保证分析结果的一致性。图4.15是 PCIe4.0自动测试软件的设置界面。

主板和插卡的测试项目针对的是系统设备厂商,需要使用PCI-SIG的测试夹具测 试,遵循的是CEM的规范。而对于设计PCIe芯片的厂商来说,其芯片本身的性能首先要 满足的是Base的规范,并且需要自己设计针对芯片的测试板。16是一个典型的PCIe 芯片的测试板,测试板上需要通过扇出通道(Breakout Channel)把被测信号引出并转换成 同轴接口直接连接测试仪器。扇出通道的典型长度小于6英寸,对于16Gbps信号的插损 控制在4dB以内。为了测试中可以对扇出通道的影响进行评估或者去嵌入,测试板上还应 设计和扇出通道叠层设计、布线方式尽量一致的复制通道(Replica Channel),复制通道和扇 出通道的区别是两端都设计成同轴连接方式,这样可以通过对复制通道直接进行测试 推测扇出通道的特性。 PCI-e体系的拓扑结构;信号完整性测试PCI-E测试安装

信号完整性测试PCI-E测试安装,PCI-E测试

CTLE均衡器可以比较好地补偿传输通道的线性损耗,但是对于一些非线性因素(比如 由于阻抗不匹配造成的信号反射)的补偿还需要借助于DFE的均衡器,而且随着信号速率的提升,接收端的眼图裕量越来越小,采用的DFE技术也相应要更加复杂。在PCle3.0的 规范中,针对8Gbps的信号,定义了1阶的DFE配合CTLE完成信号的均衡;而在PCle4.0 的规范中,针对16Gbps的信号,定义了更复杂的2阶DFE配合CTLE进行信号的均衡。 图 4 .5 分别是规范中针对8Gbps和16Gbps信号接收端定义的DFE均衡器(参考资料: PCI   Express@   Base   Specification   4.0)。湖南PCI-E测试销售厂PCI-E 3.0测试接收端的变化;

信号完整性测试PCI-E测试安装,PCI-E测试

相应地,在CC模式下参考时钟的 抖动测试中,也会要求测试软件能够很好地模拟发送端和接收端抖动传递函数的影响。而 在IR模式下,主板和插卡可以采用不同的参考时钟,可以为一些特殊的不太方便进行参考 时钟传递的应用场景(比如通过Cable连接时)提供便利,但由于收发端参考时钟不同源,所 以对于收发端的设计难度要大一些(比如Buffer深度以及时钟频差调整机制)。IR模式下 用户可以根据需要在参考时钟以及PLL的抖动之间做一些折中和平衡,保证*终的发射机 抖动指标即可。图4.9是PCIe4.0规范参考时钟时的时钟架构,以及不同速率下对于 芯片Refclk抖动的要求。

是用矢量网络分析仪进行链路标定的典型连接,具体的标定步骤非常多,在PCIe4.0 Phy Test Specification文档里有详细描述,这里不做展开。

在硬件连接完成、测试码型切换正确后,就可以对信号进行捕获和信号质量分析。正式 的信号质量分析之前还需要注意的是:为了把传输通道对信号的恶化以及均衡器对信号的 改善效果都考虑进去,PCIe3.0及之后标准的测试中对其发送端眼图、抖动等测试的参考点 从发送端转移到了接收端。也就是说,测试中需要把传输通道对信号的恶化的影响以及均 衡器对信号的改善影响都考虑进去。 在PCI-E的信号质量测试中需要捕获多少的数据进行分析?

信号完整性测试PCI-E测试安装,PCI-E测试

PCIe4.0的测试夹具和测试码型要进行PCIe的主板或者插卡信号的一致性测试(即信号电气质量测试),首先需要使用PCIe协会提供的夹具把被测信号引出。PCIe的夹具由PCI-SIG定义和销售,主要分为CBB(ComplianceBaseBoard)和CLB(ComplianceLoadBoard)。对于发送端信号质量测试来说,CBB用于插卡的测试,CLB用于主板的测试;但是在接收容限测试中,由于需要把误码仪输出的信号通过夹具连接示波器做校准,所以无论是主板还是插卡的测试,CBB和CLB都需要用到。PCI-E 3.0测试发送端变化;湖南PCI-E测试销售厂

PCIE 3.0的发射机物理层测试;信号完整性测试PCI-E测试安装

这么多的组合是不可能完全通过人工设置和调整  的,必须有一定的机制能够根据实际链路的损耗、串扰、反射差异以及温度和环境变化进行  自动的参数设置和调整,这就是链路均衡的动态协商。动态的链路协商在PCIe3.0规范中  就有定义,但早期的芯片并没有普遍采用;在PCIe4.0规范中,这个要求是强制的,而且很  多测试项目直接与链路协商功能相关,如果支持不好则无法通过一致性测试。图4.7是  PCIe的链路状态机,从设备上电开始,需要经过一系列过程才能进入L0的正常工作状态。 其中在Configuration阶段会进行简单的速率和位宽协商,而在Recovery阶段则会进行更  加复杂的发送端预加重和接收端均衡的调整和协商。信号完整性测试PCI-E测试安装

与PCI-E测试相关的文章
PCI-E测试PCI-E测试信号完整性测试 2026-01-28

关于各测试项目的具体描述如下:·项目2.1Add-inCardTransmitterSignalQuality:验证插卡发送信号质量,针对2.5Gbps、5Gbps、8Gbps、16Gbps速率。·项目2.2Add-inCardTransmitterPulseWidthJitterTestat16GT/s:验证插卡发送信号中的脉冲宽度抖动,针对16Gbps速率。·项目2.3Add-inCardTransmitterPresetTest:验证插卡发送信号的Preset值是否正确,针对8Gbps和16Gbps速率。·项目2.4AddinCardTransmitterInitialTXEQTest:...

与PCI-E测试相关的问题
信息来源于互联网 本站不为信息真实性负责